Three Terminal Two Transistor DRAM Cell and Operation Method Thereof
3단자 2트랜지스터 디램 셀 구조 및 동작 방법